# 19 日本国特許庁(JP)

## ⑩特許出願公開

# ® 公開特許公報(A) 昭63-85586

| @Int_Cl_4        |               | 識別記号                    | 庁内整理番号                          |      | @公開 | 昭和63年(1 | 98 | 8)4月16日 |
|------------------|---------------|-------------------------|---------------------------------|------|-----|---------|----|---------|
| G 09 F<br>G 02 F | 9/30<br>1/133 | 3 3 8<br>3 2 7<br>3 3 2 | P-6866-5C<br>8205-2H<br>7370-2H |      |     |         |    |         |
| G 09 F<br>G 09 G | 9/00<br>3/36  | 3 0 9                   | 6866-5C<br>8621-5C              | 審査請求 | 未請求 | 発明の数    | 1  | (全6頁)   |

の発明の名称 アクティブマトリクス型表示装置

②特 願 昭61-230664

**20出 願 昭61(1986)9月29日** 

砂発 明 者 鈴 木 幸 治 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株式 会社 東芝 神奈川県川崎市幸区堀川町72番地

**郊代 理 人 并理士 鈴江 武彦 外2名** 

明 枢 毋

1. 発明の名称

アクティブマトリクス型表示装置

- 2. 特許請求の範囲
- (1) 複数本の行線とこれと交差する複数本の行線とこれと交差する複数本の行線と列線の各交点位置に対けられたスイッチングスを有するを行うでは、対して、前記アクティブを超に短路線を有し、前記行線および所記を対してがあるとを特徴とするアクティブマトリクス型表示数量。
- (2) 前記基示セルは波晶セルである特許額求の範囲第1項記載のアクティブマトリクス型表示
  結構。
- (3) 前記インピーダンス素子は、前記行線若 しくは列線を構成する配線材料膜または前記スイッチング素子を構成する半導体膜のいずれかによ り形成された抵抗体である特許請求の範囲第1項

記載のアクティブマトリクス型表示装置。

- (4) 前記インピーダンス素子はダイオードである特許請求の範囲第1項記載のアクティブマト リクス型表示装置。
- 3. 発明の詳細な説明

[発明の目的]

(虚衆上の利用分野)

本発明は、静電気対策を施したアクティブマ トリクス型表示装置に関する。

(従来の技術)

近年、平面型表示装置の大容量化。大面型表示装置の大容量化。大面型表示装置の大容量化。大面積化が著しく進んでいる。それなど、次面を用いたものないなどである。大容量は、変数の行線とこれと交換するで変数の列線、およびこれらのである。大変を設けたアクティブマトリクス基板を用いたものが一般的である。

第 7 図は従来より用いられているアクティブマ トリクス型表示装置の構成を振略的に示す。 A 1 .

### 特開昭63-85586 (2)

A 2 、 … が行線であり、 S 1 、 S 2 、 … が列線であって、これらの各交点位置にスイッチング素子 C 1 1 、 C 1 2 、 … が設けられている。 スイッチング素子が行線と列線により選択されて各面素位度の表示セルの駆動が行われ、所望の画像表示が実現される。

類を図はこの様なお母子ではないである。 変なの一例であるは薄膜トランジスタのである。 ののがな神膜トランジスタのができる。 のである。 のである。 が神膜トランジスタのが一トれたのでは のである。 が神膜トランジスタのが一トれたのでは のではないたが神膜トランジスタのができる。 のではないたが神膜トランジスタのでは のではないたのではないでのではない。 のではないた。 ののではないないないででである。 ののではないないないではない。 ののではないないない。 ののではないないない。 ののではないないない。 ののではないない。 ののではないないない。 ののではないない。 ののではないない。 ののではないない。 ののではないない。 ののではないない。 ののではないない。 ののではないない。 ののではないない。 ののではない。 ののでではない。 ののではない。 ののでではないではない。 ののではない。 ののではないない。 ののではない。 ののではない。 ののではな

ところで、この様アクティブマトリクス基板に 用いられる薄膜トランジスタ等のスイッチング素 子は、一般に静地気に弱く、製造、組立て工程中

であった。

本発明は、この様な問題を解決したアクティブマトリクス変表示装置を提供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

本発明にかかるアクティブマトリクス型表示
装置は、アクティブマトリクス基板外周部に設ける前電気対策用の短絡線を、組立て終了後もその
まま残しておく。この場合、短絡線がアクティブマトリクス基板の通常動作の妨げにならないよう
に、行線および列線と短路線の間にはインピーダンス強子を介在させる。

(作用)

上記のような構成とすれば、インピーダンス 楽子を適当に設計することにより、組立で中の静 武気によるスイッチング楽子の破壊を防止できる ことは勿論、組立て終了後もアクティブマトリク ス基板の通常動作を妨げることなく、静電気によ るスイッチング楽子の破壊を防止することができ に静電気により破壊される成れが大きい。このため従来は、第7図に示すように基板外周に短路線 GLを巡らして、行線Aおよび列線Sをこの短絡線GLに全て短絡した状態で製造、租立てを行うのが一般的であった。そして組立てが終了した後、最終的には破線で示す切断線E、~E、で基板を切断して各行線Aおよび列線Sを分離して、外部回路との接続を行う。

この様な方法により、スイッチング素子の静電 気破壊を大幅に減少できるが、皆無にすることは できなかった。その理由は、切断線 E 1 ~ E 4 に 沿って為板を切断した後、周辺駆動回路とこの表 示装置基板を接続する際の工程での静電気による 破壊があり、またダイヤモンド・ブレードなどを 用いた基板切断の際には大量の静電気が発生し、 これが破壊の原因になるからである。

(発明が解決しようとする問題点)

以上のように従来のアクティブマトリクス表示装置での静電気対策は、静電気対策用の短絡線を切離す原またはその後の静電気に対して不十分

**\$** .

(実施例)

以下、本発明の実施例を説明する。

第1図は一実施例のアクティブマトリクス基板を示す。 複数本の行線 A (A 1 , A 2 , …)と複数本の列線 S (S 1 , S 2 , …)が交差配設され、その各交点位置にスイッチング業子 C

れる画衆な数が配设され、対向基板には全面に画 素電板に対向する電極が形成されたものを用いる。

第2図は、第1図の構成を僅かに変更した他の 実施例のアクティブマトリクス基板である。第2 図は、行線Aおよび列線Sの給電路を交互に左右。 上下に扱分けた場合であり、抵抗体rは給電端側 にのみ設けている。それ以外は第1図と異ならない。

第 3 図は、第 1 図或いは第 2 図における、行線A M の抵抗体 r の具体的な構成例である。ここでは、行線 A と同じ配線材料即ちクロム膜を用いてジグザグバターンによる抵抗体 r を構成している。 抵抗体 r の抵抗値は約 1 0 0 k Ωであり、一本の行線 A の抵抗値 2 0 k Ωの約 5 倍とした。

類 4 図は列線 S 側の抵抗体 r の構成例である。 列線 S の端部に同じ配線材料による電極 1 3 を形成し、短絡線 G L にも同様に同じ配線材料による 電極 1 2 を形成して、これら電極 1 2 . 1 3 間に リンをドープした a — S i 膜 1 1 を配設して抵抗 体rを構成している。この抵抗体の抵抗链は約

このようにインピーダンス素子としてダイオードを用いれば、外部駆動回路からの信号の短格線 G しへのリークを少なくし、しかも静電気に対しては十分な保護機能を発揮することができる。またダイオードは、薄膜トランジスタの製造工程内で同時に形成することができ、抵抗体を用いた場合と同様、何等製造工程を複雑にすることはない。 1 0 M Ω で、スイッチング案子として形成した 簡 膜トランジスタのゲート・ドレイン間の抵抗 1 0 1 2 Ωに比べて十分に小さいものとなってい

以上のような構成により、通常の動作を損うことなく、また外部駆動回路の消費電力の増大を伴うことなく、静電気による薄膜トランジスタの破壊を確実に防止することができた。しかも、抵抗体材料として配線材料およびスイッチング業子用a—SI隣等を用いて、何等製造工程を複雑にすることなく、抵抗体を形成することができる。

第 5 図は他の実施例のアクティブマトリクス基 板を示す。第 2 図と異なる点は、行線および列線 Sと短絡線 G しの間に、抵抗体ェに代ってグイオード対 D を設けていることである。この様なダイオード対 D は、スイッチング業子としてューSi 膜を用いた薄膜トランジスタを形成する場合、その製造工程内で簡単に形成することができる。

第 6 図はその具体的な構造例である。即ちガラス基板 2 1 に行線 A と一体的なゲート電極 2 2 1

本発明は上記実施例に限られるものではなく、 その趣旨を逸脱しない 範囲で様々変形して実施す ることができる。

#### [発明の効果]

以上述べたように本発明によれば、短絡線を、これと行終および列線の間にインピーダンス条子を接続してアクティブマトリクス基板組立て後も残しておくことにより、通常動作に影響を与えることなく、静電気対策を確実なものとすることができる。しかも、インピーダンス発子を設けることはアクティブマトリクス基板の製造工程を何等後継にすることなく実現できる。

#### 4. 図面の簡単な説明


第1図は本発明の一実施例におけるアクティブマトリクス基板の構成を示す図、第2図は他の実施例におけるアクティブマトリクス基板の構成を示す図、第3図は第1図および第2図の行線側の抵抗体の構成を示す図、第4図は同じく列線側の低抗体の構成を示す図、第5図は更に他の実施例のアクティブマトリクス基板の構成を示す図、第


## 特開昭63-85586 (4)


6 図はそのダイオード対の構成を示す図、第7 図は従来のアクティブマトリクス基板の構成を示す図、第8 図はアクティブマトリクス基板を用いた液晶表示装置の一個業部の等価回路図である。

A (A<sub>1</sub> , A<sub>2</sub> , …) … 行線、S (S<sub>1</sub> , S<sub>2</sub> , …) … 列線、C (C<sub>1</sub> <sub>1</sub> , C<sub>1</sub> <sub>2</sub> , …) … スイッチング素子、G L … 短路線、 r … 抵抗体 (インピーダンス栄子)、E (E<sub>1</sub> , E<sub>2</sub> , …) … 切断線、1 1 … a — S i 膜、D … ダイオード対 (インピーダンス素子)、2 1 … ガラス基板、2 2 1 … ゲート電極、2 2 2 … アノード電極、2 3 — C V D 酸化膜、2 4 1 , 2 4 2 … i 型 a — S i 膜、2 5 1 ~ 2 5 4 … n 型 a — S i 膜、2 5 1 ~ 2 5 4 … n 型 a — S i 膜、2 5 1 ~ 2 6 3 … 電極。


出版人代理人 弁理士 羚江武彦









# 特開昭63-85586 (5)









第 8 20